


# راهنمای جامع و عملی روند طراحی مدارات مجتمع دیجیتال

## مرکز طراحی مدارات مجتمع ایران (ICIC)

# فهرست مطالب

- مقدمه ای بر طراحی FPGA و ASIC
- روند طراحی ASIC
- مفاهیم پایه سنتز
- جانمایی و مسیریابی (Placement and Routing)

# مقدمه ای بر طراحی FPGA و ASIC



- تاریخچه طراحی IC
- بررسی انواع IC‌ها
- روندهای مختلف طراحی
- FPGA در مقایسه با ASIC
- سطوح تجرید طرح
- پارامترهای مهم طراحی
- لی اوت
- Chip Packaging

# لابراتوار بل



• 1940: یک PN Junction توسط Ohl بوجود آمد.

• 1945: لابراتوار شاتکی راه اندازی شد.

• اولین ترانزیستور توسط Brattain و Bardeen ساخته شد.

(U.S. Patent 2, 524, 035)






Diagram from patent application



# لابراتوار بل

• 1951: شاتکی کیفیت اتصالات در ترانزیستور را بهبود بخشید و آنرا برای استفاده و ساخت ارتقا داد. (U.S. Patent 2,623,105).



Diagram from patent application



# مدارهای مجتمع

- 1959: Jack Kilby, working at TI, dreams up the idea of a monolithic “integrated circuit”
  - Components connected by hand-soldered wires and isolated by “shaping”, PN-diodes used as resistors (U.S. Patent 3,138,743)


Diagram from patent application




# مدارهای مجتمع

- 1961: TI and Fairchild introduce the first logic ICs (\$50 in quantity)
- 1962: RCA develops the first MOS transistor

Fairchild bipolar RTL Flip-Flop




RCA 16-transistor MOSFET IC



# Computer Aided Design

- 1967: Fairchild develops the “Micromosaic” IC using CAD
  - Final Al layer of interconnect could be customized for different applications




- 1968: Noyce, Moore leave Fairchild, start Intel



# RAMs

- 1970: Fairchild introduces 256-bit Static RAMs
- 1970: Intel starts selling 1K-bit Dynamic RAMs

410Fairchild 0 256-bit SRAM




Intel 1103 1K-bit DRAM



# میکروپروسسورها



- 1971: Intel introduces the 4004
  - General purpose programmable computer instead of custom chip for Japanese calculator company



# مقایسه طراحی جدید و طراحی قدیم

طراحی پیشرفته (۲۰۱۰)


- (1.6 GHZ) Core i7
- تکنولوژی 32nm-45nm
- لی اوت اتوماتیک
- طراحی سلسله مراتبی




Iran's Center for Integrated Circuits (ICIC)

طراحی قدیمی (۱۹۷۱)

- (1 MHZ) Intel 4004
- تکنولوژی 10µm
- لی اوت دستی
- هر Module طرح جداگانه بهینه سازی می شود



# مقدمه ای بر طراحی FPGA و ASIC



- تاریخچه طراحی IC
- بررسی انواع IC‌ها
- روندهای مختلف طراحی
- FPGA در مقایسه با ASIC
- سطوح تجزیه طرح
- پارامترهای مهم طراحی
- لی اوت
- Chip Packaging

# انواع طراحی IC

- طراحی IC می تواند به دو صورت آنالوگ و دیجیتال انجام شود.
- طرح های دیجیتال به سه روش می توانند طراحی شوند:
  - طراحی Full Custom: تمام ترانزیستورها تک تک طراحی شده و لی اوت آنها جداگانه کشیده می شود.
  - ASIC (Application Specific Integrated Circuit): پس از کدنویسی، سنتز طرح بصورت اتوماتیک انجام می شود.
  - Semi-Custom: تلفیقی از طراحی ASIC و Custom است.

# انواع ASIC


## Full-Custom ICs/Fixed ASICs and Programmable ASICs

• **Wafer** : قطعه ای دایره ای شکل از سیلیکون خالص است که قطر آن بین ۱۰ تا ۱۵ میلیمتر است.



• **Wafer Lot** : شامل ۵ تا ۳۰ Wafer است که هریک شامل صدها Chip می باشند.

• **Die** : قطعه ای مستطیل شکل از سیلیکون است که طرح IC در آن قرار گرفته است.


• **Mask Layers** : هر IC می تواند شامل ۱۰ تا ۱۵ لایه مختلف باشد.



# انواع ASIC



# Full-Custom ASIC



چه زمانی از Full-Custom ASIC استفاده می کنیم:

- زمانی که کتابخانه تکنولوژی مناسب در اختیار نداشته باشیم.
- زمانی که سلول ها و گیت های موجود در کتابخانه تکنولوژی به اندازه کافی سریع نباشند.
- زمانی که سلول ها و گیت های موجود در کتابخانه تکنولوژی دارای توان مصرفی بیشتر از حد مجاز طرح باشد.
- زمانی که سلول ها و گیت های موجود در کتابخانه تکنولوژی به اندازه کافی کوچک نبوده تا مساحت طرح از حد مجاز بالاتر نرود.

در Full-Custom ASIC به دلیل کم شدن مساحت هزینه ها پایین تر است ولی زمان طراحی و ریسک آن بالا می رود.


# Semi-Custom ASIC

## Standard Cells

سلول های استاندارد عبارتند از بلوک های منطقی شامل گیت ها و المان های پایه مدارهای ترکیبی و ترتیبی که از قبل طراحی، لی اوت و تست شده اند. استفاده از سلول های استاندارد:

- زمان ساخت را طولانی تر کرده و حداقل ۸ هفته به طول می انجامد.
- کارایی IC از نظر سایز و توان مصرفی ممکن است کمتر از طراحی باشد.

قابلیت اطمینان طرح را بالا می برد.




# Semi-Custom ASIC

## Gate Arrays

Standard Cell

Adjustable Spacing



Megacells



Gate Array - Channeled

Fixed Spacing

Base Cell




# Semi-Custom ASIC

## Gate Arrays



Gate Array - Channel-less  
(Sea of Gates)

Base Cell





Gate Array - Structured

Fixed Embedded Block




# Semi-Custom ASIC


- Semi-Custom ASICs – Cont'd
  - Programmable ASICs - Cont'd
    - Structure of a CPLD / FPGA



Iran's Center for Integrated Circuits (ICIC)





(a) General structure of an FPGA





(b) Pin grid array (PGA) package (bottom view)

# CPLD Structure

- Integration of several PLD blocks with a programmable interconnect on a single chip





# CPLD Example



# FPGA Structure

## FPGA building blocks:


- **Programmable logic blocks**  
Implement combinatorial and sequential logic
- **Programmable interconnect**  
Wires to connect inputs and outputs to logic blocks
- **Programmable I/O blocks**  
Special logic blocks at the periphery of device for external connections



# بلوکهای سازنده FPGA

بلوک های سازنده FPGA عبارتند از:

- بلوک های توزیع کلک
- بلوک های حافظه
- بلوک های خاص منظوره شامل بلوک های DSP
- بلوک های میکرو پرداز و میکروکنترلر
- فرستنده- گیرنده های پر سرعت





# المانهای منطقی پایه در FPGA

• **LUT**: مدارهای ترکیبی طرح را پیاده سازی می کنند.

• **Register** : مدارهای ترتیبی طرح را پیاده سازی می کنند.

• Carry Logic

• Expansion Logic




# Look-Up Table (LUT)


- یک LUT با  $n$  ورودی می تواند هر مدار ترکیبی با  $n$  ورودی را تولید کند.
- یک LUT بر اساس جدول درستی آن برنامه ریزی می شود.

A	B	C	D	Z
0	0	0	0	0
0	0	0	1	1
0	0	1	0	1
0	0	1	1	1
0	1	0	0	0
0	1	0	1	1
0	1	1	0	1
0	1	1	1	1
1	0	0	0	0
1	0	0	1	1
1	0	1	0	1
1	0	1	1	1
1	1	0	0	0
1	1	0	1	0
1	1	1	0	0

Truth-table





LUT implementation



Gate implementation


# پیاده سازی یک LUT

- Example: 3-input LUT
- Based on multiplexers (pass transistors)
- LUT entries stored in configuration memory cells




# عمليات ماترييس سويچ


Before Programming




After Programming



- 6 pass transistors per switch matrix interconnect point
- Pass transistors act as programmable switches
- Pass transistor gates are driven by configuration memory cells




# مقدمه ای بر طراحی FPGA و ASIC




- تاریخچه طراحی IC
- بررسی انواع IC ها
- روندهای مختلف طراحی
- FPGA در مقایسه با ASIC
- سطوح تجزیه طرح
- پارامترهای مهم طراحی
- لی اوت
- Chip Packaging

# FPGA Design Flow




Design Stage	Tools
Verilog Design	Text Editor Emacs, Nedit, Vi
Verification	Modelsim SE Leda
Synthesis	Xilinx ISE - XST Synplify Pro
Physical Design & Implementation	Xilinx ISE Xilinx Impact

# Digital Design Flow




Design Stage	Tools
Verilog Design	Text Editor Emacs, Nedit, Vi
Verification	Mentor - Modelsim SE Synopsys - Leda
Synthesis	Synposys - Design Compiler
Test Insertion	Synopsys - TetraMax Mentor - Fastscan
Static Timing Anal.	Synopsys - Primetime
Place & Route	Cadence - Sensemble/ SOC Encounter Synopsys - Apollo
Clock Tree Insert	Cadence - CTgen
Timing Extraction	Synopsys - StarRXT Cadence - Pearl
DRC/ANT Checking	Cadence - Assura, Dracula Mentor – Callibre
LVS	Cadence - Assura, Dracula Mentor – Callibre

# Analog Design Flow




Design Stage	Tools
Schematic Entry	Composer
Simulation	Spectre
Layout	Virtuoso
Physical Verification/ Extraction	Assura Calibre
Post-Layout Simulation	Spectre

# Mixed Signal Design Flow



# مقدمه ای بر طراحی FPGA و ASIC



- تاریخچه طراحی IC
- بررسی انواع IC ها
- روندهای مختلف طراحی
- FPGA در مقایسه با ASIC
- سطوح تجزیه طرح
- پارامترهای مهم طراحی
- لی اوت
- Chip Packaging

# ASIC

Application Specific Integrated Circuit (ASIC)

معایب

✖ زمان زیادی طول می کشد تا به بهره برداری  
برسد. (Long Time to Market).

✖ ابزارهای طراحی گران قیمت تر نسبت به

FPGA


✖ هزینه بالا برای نمونه اولیه

مزایا

✓ سرعت بالا

✓ توان مصرفی کم

✓ ارزانتر (در تولید انبوه)



# FPGA

## Field Programmable Gate Array (FPGA)

### معایب

- ✗ سرعت پایین تر نسبت به ASIC
- ✗ توان مصرفی بیشتر نسبت به ASIC

### مزایا


- ✓ قابلیت برنامه ریزی و تست سریع توسط کاربر
- ✓ ابزاری مناسب برای طراحی نمونه اولیه مدارات

### مجتمع (Prototype Design)

✓ قابلیت استفاده مجدد برای طرحهای مختلف



✓ ابزارهای طراحی ارزان قیمت تر از ASIC

✓ قابلیت تغییر و اصلاح سریع




Iran's Center for Integrated Circuits (ICIC)

# ASIC در مقایسه با FPGA





# مقدمه ای بر طراحی FPGA و ASIC




- تاریخچه طراحی IC
- بررسی انواع IC ها
- روندهای مختلف طراحی
- FPGA در مقایسه با ASIC
- سطوح تجزیه طرح
- پارامترهای مهم طراحی
- لی اوت
- Chip Packaging




# سطوح تجريد



Iran's Center for Integrated Circuits (ICIC)



```
Algorithmic Level
A:=A*B+F
IF(C=TRUE) THEN
    A:=A+2*F
ELSE A:=A-1
ENDIF
```




# سطح تجرید



**توصیف رفتاری:** عملکرد یک طرح را بر اساس مشخصات آن توصیف کرده و خروجیها را بر اساس تابعی از ورودیها تعریف می کند. این توصیف با استفاده از زبانهای توصیف سخت افزار مانند VHDL و Verilog صورت می گیرد.

**توصیف ساختاری:** رفتار طرح را توسط اتصال ماجولهای مختلف طرح پیاده سازی می کند.


**توصیف فیزیکال:** فاکتورهای فیزیکی طرح مانند اندازه و مکان اجزا و سیمها را توصیف می کند.




# سطوح تجزید



# Register Transfer Logic (RTL)




# مقدمه ای بر طراحی FPGA و ASIC



- تاریخچه طراحی IC
- بررسی انواع IC ها
- روندهای مختلف طراحی
- FPGA در مقایسه با ASIC
- سطوح تجزیه طرح
- پارامترهای مهم طراحی
- لی اوت
- Chip Packaging

# پارامترهای مهم طراحی

پارامترهای مختلف یک طرح:





Diameter : 10 -30 cm

Thickness : 1mm

- هزینه
- مساحت ( $\mu\text{m}^2$ )
- سرعت
- تأخیر (ns)
- فرکانس کاری (MHZ)
- صرف توان
- قابلیت اطمینان در برابر نویز
- به ویژه نویز Crosstalk

# مقدمه ای بر طراحی FPGA و ASIC


- تاریخچه طراحی IC
- بررسی انواع IC ها
- روندهای مختلف طراحی
- FPGA در مقایسه با ASIC
- سطوح تجزیه طرح
- پارامترهای مهم طراحی
- لی اوت
- Chip Packaging





# لی اوت

- هر چیپ از لایه های مختلفی تشکیل شده است.
- اندازه طول کانال ترانزیستور(L) اندازه تکنولوژی را تعیین میکند که به آن Lmin یا Feature Size گویند.
- Lmin برابر است با مینیمم فاصله سورس از درین.
- Lmin هر ۳ سال ۳۰٪ بهبود می یابد.
- هنگام توضیح در مورد قواعد طراحی، به منظور نرمال سازی به جای Lmin از  $\lambda$  استفاده میکنیم.


# لی اوت



هر لایه در لی اوت مکان المان  
لی اوت شده را مشخص می  
کند و دارای یک کد رنگ  
است که این کد نشانگر آن  
لایه می باشد.






# لی اوت دیجیتال



سلولهای استاندارد در فضای طرح  
جانمایی شده و توسط لایه های  
مختلف متناسب مسیریابی می  
شوند.

# لی اوت دیجیتال

- پینهای ورودی و خروجی توسط پدهای I/O به همراه پدهای توان (VDD و VSS) در اطراف چیپ قرار می‌گیرند.
- پدها توسط شرکت نیمه‌هادی طراحی شده و بصورت آماده در اختیار کاربر قرار می‌گیرد.




# مقدمه ای بر طراحی FPGA و ASIC

- تاریخچه طراحی IC
- بررسی انواع IC ها
- روندهای مختلف طراحی
- FPGA در مقایسه با ASIC
- سطوح تجزیه طرح
- پارامترهای مهم طراحی
- لی اوت
- Chip Packaging



# Packaging Chip



Die در واقع واسط چیپ با دنیای خارج است.

✓ از گرم شدن چیپ جلوگیری می کند.

✓ از چیپ در برابر رطوبت محافظت می کند.

✓ فرم مکانیکی چیپ را بهبود می بخشد.



# قرار دادن Die در Package

## Flip-chip bonding

- تعداد پینهای زیاد ☺
- اتصالات بصورت همزمان برقرار می شود. ☺
- پدها در هر نقطه از چیپ می توانند قرار گیرند. ☺
- اثر نویز Cross Talk بسیار کم است. ☺

## Wire bonding

- تعداد پینهای کم ☺
- اتصالات بصورت سریال برقرار می شود. ☺
- قطر سیمها  $15\mu\text{m}$  و در IC با توان بالا  $250-400\mu\text{m}$  باشد. ☺
- پدها باید در چهار طرف چیپ قرار گیرند. ☺
- سیمها در کنار هم می توانند نویز Cross Talk ایجاد کنند. ✗



# Packaging


- انواع Package از نظر مواد سازنده آن:

- پلاستیک (ارزان تر)

- سرامیک (با قدرت انتقال حرارت بیشتر)

- انواع Package ها

Dual Inline Package



Small Outline Integrated Circuit

Quad Flat Package



QFP



CSP/WLP

# فهرست مطالب


- مقدمه ای بر طراحی ASIC و FPGA

- روند طراحی ASIC



- مفاهیم سنتز

- جانمایی و مسیریابی

# روند طراحی ASIC




# روند طراحی ASIC




# توصیف سخت افزار

- توصیف سخت افزار توسط یک زبان برنامه نویسی سخت افزاری مانند VHDL یا Verilog صورت می گیرد. این توصیف می تواند بصورت رفتاری، ساختاری یا RTL باشد.

- پس از توصیف سخت افزار باید عملیات شبیه سازی بر روی طرح صورت گیرد تا از صحت عملکرد طرح مطمئن شویم.




Hardware Description



# چرا از زبانهای HDL استفاده می کنیم؟

- طرحهای پیچیده توسط زبانهای HDL قابل توصیف است.
- می توانند به عنوان ورودی ابزار سنتز قرار گیرند.
- توصیفهای ساختاری و نمونه سازی را پشتیبانی می کنند.
- رفتار سطح بیت (bit-level) را پشتیبانی می کنند.
- زمانبندی طرح در آنها قابل اجرا است.
- بر خلاف زبانهای نرم افزاری همزمانی که خاصیت سیستمهای سخت افزاری است، قابل پیاده سازی است.



# شبیه سازی



- بعد از کدنویسی HDL صحت عملکرد کد مورد نظر باید با استفاده از Testbench آزمایش شود.
- ابزارهای شبیه سازی

Synopsys VCS

Modelsim

NCVerilog

59





# فهرست مطالب



- مقدمه ای بر طراحی FPGA و ASIC
- روند طراحی ASIC
- مفاهیم پایه سنتز
- جانمایی و مسیریابی (Placement and Routing)

# سنتز



- سنتز فرایند تحلیل یک کد و استخراج یک مدار دیجیتالی برای توصیف های زبان سخت افزاری ما میباشد.
- کامپایلر سنتز می تواند کد Verilog یا VHDL را به نت لیست سخت افزاری تبدیل کند.
- نت لیست ، لیستی از واحدهای سخت افزاری و اتصالات داخلی بین آنها است.



# سنتز




# سنتز




# ابزارهای سنتز کننده

Vendor Name	Product Name	Platform
Altera	Quartus II	FPGA
Xilinx	ISE	FPGA
Mentor Graphics	Precision	FPGA/ASIC
Synopsys	Design Compiler, Galaxy	ASIC
Synopsys	Synplify	FPGA/ASIC
Cadence	Ambit, BG, RC	ASIC




# ورودیها و خروجیهای ابزارهای سنتز کننده




# Design Compiler

ابزار سنتزی که ما در اینجا از آن استفاده می کنیم، نرم افزار Design Compiler می باشد.



# نحوه استفاده از Help



top.pdf - Konqueror

Location Edit View Go Bookmarks Tools Settings Window Help

Location: file:/home/cad/synopsys/SOLD-2009.06/top.pdf

Copyright Notices

**Astro®** **PrimeRail**  
**Astro® Interactive Ultra** **PrimeTime® Suite**  
**BSD Compiler** **Raphael™ NXT**  
**Design Compiler®** **Star-RCXT™**  
**Design Vision™** **TetraMAX®**  
**DFT Compiler/DFTMAX™** **(V)HDL Compiler™**  
**ESP**  
**Formality®** **Other Products**  
**Hercules™**  
**IC Compiler**  
**IC Validator**  
**JupiterXT™**  
**Liberty™ NCX**  
**Library Compiler™**  
**Milkyway™**

Page 1 of 6

# نحوه استفاده از Help

دسترسی



pouri@ICIC:~/workshop/synthesis/micro - Shell - Konsole

Session Edit View Bookmarks Settings Help

```
usage: man [-adfhktwW] [section] [-M path] [-P pager] [-S list]
           [-m system] [-p string] name ...

a : find all matching entries
c : do not use cat file
d : print gobs of debugging information
D : as for -d, but also display the pages
f : same as whatis(1)
h : print this help message
k : same as apropos(1)
K : search for a string in all pages
t : use troff to format pages for printing
w : print location of man page(s) that would be displayed
   (if no name given: print directories that would be searched)
W : as for -w, but display filenames only

C file    : use `file' as configuration file
M path    : set search path for manual pages to `path'
P pager   : use program `pager' to display pages
S list    : colon separated section list
m system  : search for alternate system's man pages
p string  : string tells which preprocessors to run
            e - [n]eqn(1)  p - pic(1)  t - tbl(1)
```

# محدودیتهای سنتز


شما باید محدودیتهای طرح خود را تعیین کنید.

سرعت (Delay)

مساحت (Area)

توان مصرفی (Power Consumption)

محدودیتهای سنتز




Design Compiler طرح را بهینه کرده تا به محدودیتهای اعمال شده به طرح برسید.



# زمانبندی در Design Compiler

Design compiler طرح را به مسیرهای مختلفی می‌شکند و سپس زمانبندی آنها را بر اساس محدودیتهای اعمال شده به ابزار سنتز بهینه سازی می‌کند.


سنتز فرایندی است Path\_based



# تنظیمات اولیه Design Compiler

Technology  
Libraries

DC Setup File




Iran's Center for Integrated Circuits (ICIC)

# کتابخانه تکنولوژی

Technology  
Libraries

DC Setup File






# کتابخانه تکنولوژی

```

cell ( OR2_3 ) {
    area : 8.000 ;
    pin ( Y ) {
        direction : output;
        timing () {
            related_pin : "A" ;
            timing_sense : positive_unate ;
            rise_propagation (drive_3_table_1) {
                values ("0.2616, 0.2711, 0.2831,...)
            }
            rise_transition (drive_3_table_2) {
                values ("0.0223, 0.0254, ... )
            }
            . . .
            function : "(A | B)" ;
        }
        max_capacitance : 1.14810 ;
        min_capacitance : 0.00220 ;
    }
    pin ( A ) {
        direction : input;
        capacitance : 0.012000;
    }
    . . .
}

```


Cell Name  
 Cell Area ( $\mu\text{m}$ )  
 Pin Y Function  
 Design Rules for Pin Y  
 Electrical Characteristics of Pin A



# DC Setup Files

Technology  
Libraries

DC Setup File



# DC Setup Files

DC

```
# synopsys setup file
set search_path "$search_path ./unmapped"
set target_library core_slow.db
set link_library "* core_slow.db"
set symbol_library core.sdb
```

دایرکتوری که در search\_path مشخص می شود، دایرکتوریهایی است که محل کتابخانه های مختلف را مشخص


ساخته s\_dc.setup

Technology Library



کتابخانه نسبت داده شده به متغیر target\_library ، کتابخانه مدار. هدف است که توسط Design Compiler برای ساخت مدار Design Compiler میرود و در طول عملیات نگاشت، گیتهای با عملکرد صحیح را از این کتابخانه انتخاب می کند.

متغیری است که تمام ارجاعات به سلولهای طرح در آن مشخص شده است. بنابراین کتابخانه های موجود در link\_library و در این متغیر مشخص می شوند.

متغیر symbol\_library کتابخانه سمبلهای عناصر طرح را مشخص می کند.




# ساختار دایرکتوریها



# جزء‌بندی (Partitioning)

جزء‌بندی به فرایند تقسیم یک طرح پیچیده به بخش‌های کوچکتر اطلاق می‌شود بطوریکه تمام این بخش‌های کوچک را بتوان توسط یک زبان HDL پیاده سازی نمود.



# مزایای جزء‌بندی


- ✓ جدا کردن قسمتهایی که دارای عملکرد مجزا هستند.
- ✓ رساندن طرح به اندازه و پیچیدگی که بتوان به راحتی بر روی آن کار کرد.
- ✓ مدیریت آسان تر طرح در یک تیم.
- ✓ قابلیت استفاده مجدد از اجزای پیاده سازی شده.
- ✓ اعمال آسان تر محدودیت ها به طرح فیزیکال و رسیدن به اهداف طرح.
- ✓ نتایج بهتر در نتیجه وجود طرح های کوچکتر و سریعتر

# جزء بندی در Verilog و VHDL

دستورات *module* و *VHDL entity* در *module* و *VHDL entity* در دستورات *entity* ، بلوکهای سلسله مراتبی تولید میکنند.

```
entity ADR_BLK is... end
architecture STR of ADR_BLK is
U1: DEC port map (ADR, CLK, INST);
U2: OK port map (ADR, CLK, AS, OK);
end STR;
```


```
module ADR_BLK (...).
DEC U1 (ADR, CLK, INST);
OK U2 (ADR, CLK, AS, OK);
endmodule;
```




کدهای محاسباتی که در آن از  $+$  ،  $*$  ،  $-$  ،  $*$  استفاده میشود نیز باعث ایجاد سلسله مراتب در طرح می گردد (مثل ساختار U)



# جزء بندی مناسب




# جزء بندی مناسب




روش موثرتر این است که منطق های ترکیبی وابسته بهم در بلوکی که رجیستر مقصد در آن قرار دارد ترکیب شود.

# Glue Logic



مدار منطقی ساده‌ای که بتواند دو مدار منطقی  
پیچیده‌تر را بهم متصل کند **Glue Logic**  
نامیده می‌شود.

# اجتناب از Glue Logic



# جزء بندی


در جزء بندی، Core Logic، کلاکها، پدها، JTAG را از هم جدا کنید.

سلسله مراتب طرح

Top\_level


Mid\_level

Functional Core




# جزء بندی در Design Compiler

در Design Compiler با استفاده از دو دستور **ungroup** و **group** می‌توان جزءبندی را در طرح اصلاح نمود.





# دستور group

دستور **group** می تواند یک سلسله مراتب جدید در طرح ایجاد نماید.




```
group -design_name NEW_DES \
-cell_name U23 {U2 U3}
```




# دستور ungroup

دستور **ungroup** تمام سطوح سلسله مراتبی را حذف می کند.



# روش کد نویسی برای سنتز



Yes!



برای نوشتن یک برنامه کارامد لازم است  
توپولوژی مناسبی برای سخت افزاری که  
قرار است پیاده سازی شود، ارائه کنیم

after 20 ns and  
2 clock cycles  
OUTPUT <= IN1 + RAM1;  
wait 20 ns;  
...

No!

در نوشتن کد سخت فزار خود از مدلها یی که  
در شبیه سازی از آنها استفاده می شود مانند  
اعمال تاخیر سیگنالها بپرهیزید.

# کدنویسی RTL



# HDL سنتر


Synthesis of *if* statements

Synthesis of *case* statements

Synthesis of *loop* statements

Synthesis of *Flip-flops*

Synthesis of  
*Arithmetic Circuits*



# سنتز دستور if


Synthesis of *if* statements

Synthesis of *case* statements

Synthesis of *loop* statements

Synthesis of *Flip-flops*


Synthesis of  
*Arithmetic Circuits*



# سنتز دستور if

دستور **if-else** منجر به ساخت مالتی پلکسر می شود.

```
if (SEL = '1') then  
    SUM <= A + B;  
else  
    SUM <= C + D;  
end if;
```




# زمانبندی و اعمال محدودیتها به طرح

Timing and Area


Environmental Attributes

Design Rules and Min  
Timing

Timipng Analysis



# زنگنه و اعمال محدودیتها به طرح




# زمانبندی و مساحت

Timing and Area

Environmental Attributes


Design Rules and Min  
Timing

Timing Analysis



# تعیین مساحت برای طرح

به منظور کاهش هزینه های ساخت مدار، اعمال محدودیت مساحت در طرح بسیار ضروری به نظر می رسد.



```
current_design <my_design>  
set_max_area 100
```

Minimum Area

```
current_design <my_design>  
set_max_area 0
```


# توصیف کلاک

در تعریف کلاک مشخص نمودن  
فاکتورهای زیر اختیاری است:

- Duty Cycle
- Skew
- نام کلاک

در تعریف کلاک مشخص نمودن  
فاکتورهای زیر الزامی است:

- منبع کلاک (پورت یا پین)
- دوره تناوب کلاک



# توصیف کلاک

clk



TO\_BE\_SYNTHESIZED

```
dc_shell-t> create_clock -period 10 [get_ports Clk]  
dc_shell-t> set_dont_touch_network [get_clocks Clk]
```

دستور “set\_dont\_touch\_network” به Design Compiler می فهماند که سر راه مسیرهای کلاک بافر قرار ندهد حتی زمانیکه که بار روی فلیپ فلاپها زیاد باشد.


# زمانبندی ورودی و خروجی مدار

روشهای زمانبندی مدار


تعریف کلاک ها

تعریف زمانبندی I/O های وابسته به کلاک ها



مسیر X با استفاده از دستور **create\_clock** زمانبندی شده است.




مسیرهای N و S هنوز زمانبندی نشده اند.




# زمانبندی مسیرهای ورودی




# زمانبندی مسیرهای ورودی




```
set_input_delay -max 4 -clock Clk [get_ports A]
```




# زمانبندی مسیرهای خروجی



# زمانبندی مسیرهای خروجی



```
set_output_delay -max 5.4 -clock Clk [get_ports B]
```




# توصیف ویژگیهای محیطی

Timing and Area


Environmental Attributes

Design Rules and Min  
Timing

Timing Analysis



# توصیف ویژگیهای محیطی





# لود خازنی

- با توجه به محاسبه دقیق زمانبندی مدار خروجی، Design Compiler نیاز دارد که میزان بار خازنی سلولهای خروجی را بداند.
- دستور **set\_load** به شما این امکان را می‌دهد که یک لود خازنی خارجی به پورتهای ورودی یا خروجی همانند لود پین یک سلول در کتابخانه تکنولوژی اعمال کنید.




- دستور **load\_of lib/cell/pin** میزان لود یک پین از گیت را از کتابخانه تکنولوژی به یک پورت اعمال می‌کند.



# مدل سازی قدرت راه اندازی ورودی

- با توجه به محاسبه دقیق زمانبندی مدار ورودی، Design Compiler نیاز دارد که زمان گذار ورود یک سیگنال به یک پورت را بداند.
- دستور **set\_driving\_cell** به شما این امکان را می دهد که یک سلول راه انداز خارجی را برای یک پورت ورودی در نظر بگیرد.






```
set_driving_cell max_lib_name -lib_cell FD1 -pin Q [get_ports IN1]
```

# شرایط عملیاتی

- در حین عمل سنتز برای محاسبه تاخیر سیمها و سلولهای بکار رفته در طرح، شرایط خاصی از نظر ۳ ویژگی دما، **ولتاژ** و **نوع پروسه** در نظر گرفته می‌شود. این شرایط در کتابخانه تکنولوژی مشخص می‌گردد.

- شرایط مختلف عملیاتی با استفاده از دستور **set\_operating\_conditions** به طرح اعمال می‌شود.



# تعیین شرایط عملیاتی

- با استفاده از دستور **report\_lib libname** می توانید لیستی از شرایط عملیاتی را مشاهده کنید.

Operating Conditions:

Name	Library	Process	Temp	Volt
typical	my_lib	1.00	25.00	1.80
slow	my_lib	1.05	125.00	1.62
fast	my_lib	0.93	0.00	1.98

For Setup Time

For Hold Time

برای تعیین شرایط عملیاتی:


```
set_operation_conditions -min_library lib_name -min condition /  
-max_library lib_name -max condition
```

Ex: set operating\_conditions -min\_library fast -min fast /  
-max\_library slow -max slow



# Wireload مدل

- مدل Wireload تخمینی از RC پارازیتی یک نت بر اساس Fan-out به ما می دهد.
- مدل های Wireload توسط شرکتهای نیمه هادی در دسترس کاربر قرار می گیرد.




Name	:	160KGATES
Location	:	ssc_core_slow
Resistance	:	0.000271
Capacitance	:	0.00017
Area	:	0
Slope	:	50.3104
Fanout	Length	
-----		
1	31.44	
2	81.75	
3	132.07	
4	182.38	
5	232.68	

R per unit length

C per unit length


Time Unit : 1ns  
Capacitive Load Unit : 1.000000pf  
Pulling Resistance Unit : 1kilo-ohm




# تعیین مدل Wireload در Design compiler

```
current_design my_design  
set_wire_load_model -name 160KGATES
```


*mode = enclosed*



*mode = top*



```
set_wire_load_mode top
```




# قواعد طراحی و مینیمم زمانبندی

Timing and Area

Environmental Attributes

Design Rules and Min  
Timing

Timing Analysis



# محدودیتهای قواعد طراحی

- شرکتهای نیمه هادی قواعد طراحی را در نظر می گیرند تا محدودیتهایی برای سلولهای متصل به هم از نظر بار خازنی، زمان گذار و Fanout ایجاد کنند.
- هنگامیکه که خطایی در حین فرایند بهینه سازی صورت می گیرد کامپایلر تلاش می کند تا طرح را به محدودیتهای هدف برساند.

مقدار مشخصی را برای بیشینه بار خازنی یک پورت یا یک نت در نظر می گیرد.

max\_capacitance

max\_transition

max\_fanout



زمان گذار یک نت، زمانی است که پین راه انداز آن نیاز دارد تا منطق سیگنال روی نت را عوض کند.

مهمترین محدودیتهای قواعد طراحی

بیشینه fanout برای پورتهای ورودی یا برای تمام نتهای یک طرح را تنظیم میکند.

# خطاهای Hold Time


- FF2 مینیمم زمانی است که اطلاعات از FF1 به اندازه آن زمان باید منتظر ورود به FF2 بماند.




# اعمال تاخیر ورودی برای رفع خطاهای Hold Time

دستور **set\_input\_delay -min** سریعترین زمان رسیدن یک سیگнал به یک پورت ورودی را در نظر می‌گیرد.

115




```
create_clock -period 10 [get_ports Clk]  
set_input_delay -min 0.3 -clock Clk $all_in_ex_clk
```



اگر Hold Time فلیپ فلاپ FF2 برابر 1ns باشد، مسیر N حداقل به 0.7ns زمان نیاز دارد.


# اعمال تاخیر ورودی برای رفع خطاهای Hold Time

دستور **set\_input\_delay -min** سریعترین زمان رسیدن یک سیگнал به یک پورت ورودی را در نظر می‌گیرد.




```
create_clock -period 10 [get_ports Clk]
set_input_delay -min 0.3 -clock Clk $all_in_ex_clk
```

اگر Hold Time فلیپ فlap 2 برابر 1ns باشد، مسیر N حداقل به 0.7ns زمان نیاز دارد.



# اعمال تاخیر خروجی برای رفع خطاهای Hold Time

- Hold time در واقع زمان **set\_output\_delay -min** مورد نیاز برای یک سلول خارجی از پورتهای خروجی را نشان میدهد.



```
create_clock -period 5 [get_ports Clk]  
set_output_delay -min 0.2 -clock Clk [all_outputs]
```




# تحلیل زمانی

Timing and Area


Environmental Attributes

Design Rules and Min  
Timing

Timing Analysis




# تحلیل زمانی



# تحلیل زمانی استاتیک

تحلیل زمانی استاتیک مشخص می کند که آیا مدار می تواند محدودیتهای اعمال شده به طرح را از نظر زمانی برآورد کند بدون اینکه شبیه سازی دینامیک بر روی آن انجام شود.



# تحلیل زمانی استاتیک

مدل تاخیر سلولها  
Wireload  
مدل اتصالات داخلی  
شرایط عملیاتی

المانهایی که در محاسبه تاخیر مسیرها استفاده می‌شوند



# کامپایل

```
dc_shell> compile
```


Change the Effort Level

```
compile -map_effort (low | medium | high)
```


برای بدست آوردن نتایج جدی از آن استفاده نمی شود.

حالت پیش فرض کامپایل است و ممکن است نتایج خوبی به ما بدهد.

از الگوریتمهای پیچیده تری برای سنتز استفاده می کند.



# کامپایل



تمام طرح به المانهای GTECH تبدیل می شود.  
 ممکن است در یک اجرای کامپایل نتایج مطلوبی حاصل نشود مگر اینکه محدودیتهای طرح اصلاح شده و یا میزان تلاش کامپایل تغییر یابد.

# گزارش کامپایل

## Beginning Delay Optimization Phase

ELAPSED TIME	AREA	WORST NEG	TOTAL NEG	DESIGN	
		SLACK	SLACK	RULE COST	ENDPOINT
0:10:04	2761.7	1.38	3.20	18.1	Zro_Flag_reg/D
0:10:05	2761.7	1.38	3.20	18.1	Zro_Flag_reg/D
0:10:08	2761.7	1.28	3.10	18.1	Zro_Flag_reg/D



*Critical Path*  
timing violations

Sum of all  
timing  
violations



# Slack


- برای یک مسیر،  $A(P)$  زمانی است که طول می کشد تا سیگنال از نقطه شروع یک مسیر به نقطه پایان برسد.
- $R(P)$  ماکزیمم زمانی است که یک سیگنال برای پیمایش طول مسیر در اختیاردارد.
- با استفاده از  $Arrival\ Time$  و  $Require\ Time$   $Slack$  را محاسبه نمود.

$$Slack = R(P) - A(P)$$

- میزان  $Slack$  بر بحرانی بودن یک نود تاثیر گذار است.
- $Positive\ Slack$ : نود در مسیر بحرانی قرار ندارد و طرح به محدودیتهای زمانی خود می رسد.
- $Zero\ Slack$ : نود در مسیر بحرانی است ولی به سختی طرح به محدودیتهای زمانی خود می رسد.
- $Negative\ Slack$ : خطای زمانی وجود دارد.

بهینه سازی  $Slack$  یعنی بهینه سازی طرح از نظر زمانی

# کامپایل



☺ در صورت بروز خطأ بهینه سازی می تواند در تمام سطوح انجام شود.  
☺ اعمال تغییرات در کد HDL را نیز مد نظر داشته باشید.

# کامپایل


```
dc_shell-t> report_constraint -all
Information: Updating design information... (UID-85)
*****
Report : constraint
-all_violators
Design : RISC_CORE
Version: 2002.05
Date : Wed Jul 3 09:38:42 2002
*****
max_delay/setup ('Clk' group)
```

Endpoint	Required Path Delay	Actual Path Delay	Slack
-----			
RESULT_DATA[1]	1.20	1.30 r	-0.10 (VIOLATED)
RESULT_DATA[2]	1.20	1.26 r	-0.06 (VIOLATED)
RESULT_DATA[8]	1.20	1.26 r	-0.06 (VIOLATED)
RESULT_DATA[14]	1.20	1.22 r	-0.02 (VIOLATED)
RESULT_DATA[5]	1.20	1.22 r	-0.02 (VIOLATED)
RESULT_DATA[11]	1.20	1.22 r	-0.02 (VIOLATED)

فرض کنید محدودیتهای اعمال شده به طرح و جزءبندی به درستی انجام شده باشد. در این صورت با وجود خطا چه باید کرد؟




# کامپایل افزایشی



`compile -incremental_mapping`

فقط بهینه سازی در سطح گیت انجام می شود. به همین دلیل طرح دوباره به المانهای GTECH تبدیل نخواهد شد.  
کامپایل افزایشی از کامپایل معمولی سریعتر است.

# کامپایل افزایشی



`compile -inc -map high`

☺ الگوریتم بهینه سازی فقط راهکارهایی را اعمال می کند که اسلک مسیرهای بحرانی را کاهش می دهد.

☺ کامپایل افزایشی می تواند نتایج بهتری را در بر داشته باشد و یا بهبودی در نتایج حاصل نشود.


# فهرست مطالب

الف مقدمه ای بر طراحی FPGA و ASIC



الف روند طراحی ASIC

الف مفاهیم پایه سنتز


الف جانمایی و مسیریابی (Placement and Routing)




# جانمایی و مسیریابی



# مقدمه ای بر روند طراحی



# روند جانمایی و مسیریابی



# اطلاعات مورد نیاز


## □ کتابخانه ها

(Operating Conditions) شرایط عملیاتی  
نوع پینها  
تاخیر مسیرها  
محدودیتهای زمانی

\*.LEF ←  
\*.\*Lib ←

- کتابخانه فیزیکال (Physical Library)
- کتابخانه زمانی (Timing Library)
- جدول خازنی (Capacitance Table)
- کتابخانه Celtic
- کتابخانه Fire&Ice/Voltage Storm

TCL Format



## □ اطلاعات کاربر





- نت لیست سطح گیت
  - محدودیتهای زمانی
  - محدودیتهای I/O
- \*.\*v ←  
\*.\*sdc ←  
\*.\*ioc ←

# نماهای طرح

نمای Floorplan: بلوکها و Module‌ها را بصورت سلسله مراتبی و اتصالات را به شکل Flight Connection نمایش می‌دهد.



نمای Amoeba: محدوده Module‌ها را پس از جانمایی مشخص می‌کند.

نمای Physical: جزئیات جانمایی سلولها و بلوکها به همراه اتصالات بین آنها را نشان می‌دهد.





# Floorplanniong

*Floorplan → Specify Floorplan*





# Floorplanniong






# Floorplanniong / Edit Block Halo

ابزاری است که به ما این امکان را می دهد که از بروز تراکم در مرز بلوکها و سلولهای Block Halo استاندارد جانمایی شده در طرح جلوگیری کنیم.




# جانمایی بلوکها




# Power Planning: Add Ring


*Power → Power Planning → Add Rings*



Wire Group  
No interleaving





Wire Group  
interleaving




# Power Planning: Add Stripe


*Power → Power Planning → Add Strips*



# Power Planning




Power Planning without  
Shared Ring Edge



Power Planning with shared  
Ring Edge

# جانمایی

*Place → Standard Cells...*



در این مرحله ما قادر خواهیم بود که سلولهای استاندارد را در سطح جانمایی کنیم. سلولهای استاندارد تا جایی که ممکن است در مکانهای نزدیک بهم قرار می‌گیرند.

# Clock Skew


- به ماکریم تفاوت Arrival Time سیگنال کلک به دو Component متفاوت Clock Skew گویند.
- طراح را وادار می کند تا از دوره تناوب بزرگتری برای Clock Skew کلک استفاده کند. این امر باعث کند شدن سیستم می شود.
- برای اجتناب از این مشکل باید Clock Skew هنگام مسیریابی کلک به مینیمم مقدار ممکن برسد.

# Clock Skew


Clock Period  $\geq t_d + t_{\text{skew}} + t_{\text{su}}$

Clock Skew

المانهای سنکرون Setup Time :  $t_{\text{su}}$



$$\text{Clock Skew} = 20 - 9 = 12 \text{ unit}$$



$$\text{Clock Skew} = 0$$




# مشکلات کلاک

## Skew □

- مهمترین مشکل شبکه کلاک است.
- ممکن است ۱۰٪ دوره تناوب کلاک را به خود اختصاص دهد.

## Power □


- کلاک بیشترین مصرف کننده توان سیستم است.
- تعداد زیادی از نودهای Sink باید به منبع کلاک متصل شوند.
- چون کلاک یک سیگнал Global است در نتیجه نتهای کلاک بسیار طولانی هستند.



Iran's Center for Integrated Circuits (ICIC)

# مشکلات کلای


Clock Source





# رفع مشکلات کلای

استفاده از متدهای Clock Tree می‌تواند به رفع مشکلات کلای کمک کند زیرا:


- Clock Skew و طول نتها بالانس می‌شوند.
- با استفاده از Buffer Insertion و Clock Skew در Clock Tree می‌توان تاخیر را کاهش داد.



# Clock Tree




# Real Clock Tree



Clock tree style  
Trunk-and-Branch





# سنتر شاخه های کلک



# Clock Tree Synthesis

*Clock → Design Clock*




# مسیریابی نتهای توان

Special

- به مسیریابی نتهای توان Power و Ground اصطلاحاً Route گفته می‌شود که عبارتند از مسیریابی:



*Route → SRoute*



- پینهای توان بلوکهای طرح
- پینهای توان پدها
- پدهای توان
- پینهای توان Standard Cell ها
- Stripes

# Nano Route


*Route → NanoRoute → Route*



# Timing Analysis

- 1.Timing → Extract RC...
- 2.Timing → Timing Analysis
- 3.Timing → Timing Debug → Slack Browser

Histogram Diagram



Negative Slacks

Positive Slacks


# استخراج فایل‌های خروجی

طرح لی اوت شده (جانمایی و مسیریابی شده) را به فرمت صنعتی لی اوت یعنی GDSII تبدیل می‌کند و برای انجام Verification مانند DRC و LVS استفاده می‌شود. برای Tape-out نیز فایل GDSII برای Fab فرستاده می‌شود.

1.Design → Save → *GDS*

2.Design → Save → *Netlist*

نت لیست طرح به فرمت v. برای انجام LVS و شبیه سازی استخراج می‌شود.



# با سپاس

برای اطلاعات دقیقتر به "راهنمای جامع و عملی روند طراحی  
مدارات مجتمع دیجیتال" مراجعه فرمایید.